臺積7奈米先進封裝 Q4完成認證

晶圓代工龍頭臺積電加速3DIC先進封裝技術推進，屬於前段3D領域臺積電系統整合晶片封裝（TSMC-SoIC）項目的晶圓堆疊晶圓（WoW）、晶片堆疊晶圓（CoW）等先進封裝，將在今年第四季完成7奈米制程晶圓或晶片的堆疊封裝技術認證。業界分析，臺積電將在高效能運算（HPC）處理器的先進製程晶圓代工及晶圓級封裝市場穩坐龍頭寶座，並拉開與競爭對手技術距離。

臺積電去年將先進封裝技術整合到3DFabric平臺，包括臺積電前段3D矽堆疊技術TSMC-SoIC，以及包括基板上晶圓上晶片封裝（CoWoS）與整合型扇出（InFO）的後段導線連結技術所組成，提供客戶整合異質小晶片（chiplet）的彈性解決方案。

臺積電TSMC-SoIC同時提供WoW及CoW先進封裝製程，能夠同時堆疊同質或異質晶片並大幅提升系統效能，並且縮小產品晶片尺寸。臺積電WoW技術已成功於去年在邏輯對記憶體及邏輯對深溝槽電容（DTC）的垂直異質整合上展現出優異的電性表現，7奈米晶圓WoW製程預期會在第四季完成認證。

臺積電CoW製程研發持續進行，但在7奈米對7奈米的CoW堆疊製程可望在今年第四季完成認證且準備就緒，而5奈米對5奈米CoW堆疊製程預期在2022年第三季準備就緒。臺積電正在加快竹南封裝廠AP6建廠作業，該廠總面積是臺積電其它4座封測廠總面積的1.3倍，預計明年下半年開始量產CoW在內的TSMC-SoIC先進封裝製程。

針對5G智慧型手機等行動應用，臺積電推出InFO_B（bottom only）解決方案，將強大的行動處理器整合於輕薄精巧的封裝之中，提供強化的效能與功耗效率，並且支援行動裝置製造廠商封裝時所需的DRAM堆疊。

臺積電去年量產第五代整合型扇出層疊封裝（InFO-PoP Gen5）以支援行動應用，並獲得蘋果A14應用處理器採用，臺積電亦量產第二代整合型扇出暨基板封裝技術（InFO-oS Gen2）支援HPC運算晶粒分割應用。第六代InFO-PoP已成功通過認證支援行動應用和增強散熱性能，如期開發完成的第三代InFO-oS提供了更多的晶片分割，整合於更大的封裝尺寸和更高的頻寬。